2. Rangkaian dan Simulasi [Kembali]
T flip flop merupakan rangkaian J-K yang dimodifikasi dimana inputan JK di gabung menjadi 1, sehingga memiliki nilai yang sama. Pertama untuk menganalisi output kita harus melihat inputan pada kaki R-S, karena R-S flip-flop merupakan rangkaian dasarnya yang dimodifikasi menjadi T flipflop. Pada rangkaian T Flip-Flop ini sesuai dengan kodisi yang dipilih yaitu input masukan pada B0=1 yang terhubung ke kaki reset dan B1=0 yang terhubung ke kaki set, disini inputan R-S harus aktif low, karena input 1 0 maka R-S terpakai sehingga J-K mati. Karena input R-S melewati inverter maka input seharusnya 0 1. Dan berdasarkan tabel kebenaran R-S flip-flop maka output Q adalah 1 dan Q’ adalah 0. Untuk B2 pada CLK diabaikan dikarenakan berada pada kondisi dont care menandakan bahwa apapun logika B2 tidak akan mempengaruhi keadaan.
Tidak ada komentar:
Posting Komentar